Справочник по настройке BIOS
         

Boot Up System Speed


опция выбора тактовой частоты процессора при загрузке. Значение "Low" переводит процессор в режим работы с половинной тактовой частотой и без использования внутренней кэш-памяти. Правда, в некоторых случаях тактовая частота системы может быть установлена на уровне AT-шины, т.е. около 8 МГц. Естественно, что изначально понижается пропускная способность системной и локальных шин, работы памяти и видеоканала, т.п. Такой режим может потребоваться при работе со старыми программами или платами расширения, а также при возможных проблемах при запуске системы. По умолчанию всегда устанавливается значение "High". Несмотря на кажущуюся архаичность данной опции, Вы ее найдете в самых современных системах.

Опция может носить название "



BOOTSTRAP LOADER, - программа


Этот стандартный алгоритм значительно дополнился и модернизировался с внедрением PnP-технологии и новой PCI-шины, а позже с появлением операционных систем, разработанных с учетом внедрения новейших технологий. Но более подробно об этом будет сказано ниже.

(В зависимости от версии BIOS)



Branch Target Buffer


просто редчайшая функция, скорее в смысле уникальности, а не частоты появления в различных версиях BIOS. О чем идет речь? BTB (Branch Target Buffer - буфер адресов перехода) - блок центрального процессора, отвечающий за динамическое предсказание переходов. При этом принимается во внимание, какие адреса переходов были выбраны ранее. Это важнейший узел современного процессора (см. специальную литературу).

Получается, что с помощью данной опции можно отказаться ("Disabled") от использования механизма предсказания переходов, ветвлений команд процессора или включить его ("Enabled"). Остается добавить, что включение опции повышает производительность системы.



Burst Refresh


(потоковая регенерация). Как правило, трактовка этой опции в литературе носит ошибочный характер. При разрешении опции ("Enabled") в единый пакет собираются запросы на регенерацию, причем такое пакетирование может обеспечивать весь объем строк в памяти. Такой метод ведет к значительному повышению производительности, но есть и обратная сторона. На достаточно длительные промежутки времени и постоянно происходит захват шины памяти, что приводит к блокировке доступа к ней процессора или других устройств.



Byte Merge Support


- при стандартных операциях чтения/записи данные, направляемые от центрального процессора к PCI-шине, могут удерживаться некоторое время в специализированном буфере и накапливаться там (аккумулироваться). Для применения такой буферизации данная опция должна быть включена ("Enabled"). Но речь в данном случае идет не просто о разрешении или выполнении каких-то действий, речь идет о механизме (алгоритме), который, кроме всего прочего, реализован также во многих операциях конвейеризации, например, "PCI Pipeline". Такой механизм называется "Byte merging", или, дословно, - "байт слияние".



Если взять, например, техническое описание материнской платы на базе чипсета i430HX, то среди перечисления возможностей данного продукта можно найти такие пункты:

-



C000,16K Shadow


C400,16K Shadow

C800,16K Shadow

CC00,16K Shadow

D000,16K Shadow

D400,16K Shadow

D800,16K Shadow

DC00,16K Shadow

Ничего нового, разве что первые две опции меню неявно предназначены для затенения видео-BIOS (см. подробно ниже).



C8000-CBFFF Shadow


CC000-CFFFF Shadow

D0000-D3FFF Shadow

D4000-D7FFF Shadow

D8000-DBFFF Shadow

DC000-DFFFF Shadow

Совершенно те же опции предложил "Phoenix BIOS" в меню под названием "



CAS Before RAS Refresh


- метод регенерации памяти, когда сигнал CAS устанавливается раньше сигнала RAS. В отличие от стандартного способа регенерации, этот метод не требует перебора адресов строк извне микросхем памяти - используется внутренний счетчик адресов. Однако, этот способ регенерации должен поддерживаться микросхемами памяти (большинство чипов его поддерживает). Использование этого метода позволяет заметно снизить потребляемую модулями памяти энергию. Может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Опция может называться "CAS Before RAS".



CAS# Latency


- (задержка CAS - CL). Важнейшая характеристика чипа памяти, определяющая минимальное количество циклов тактового сигнала от момента запроса данных сигналом CAS до их появления и устойчивого считывания с выводов модуля памяти. Возможные значения параметров: 2, 3 или в тактах - 2T, 3T (3 Clks). Значение в 3 такта устанавливается по умолчанию. Уменьшение параметра нужно осуществлять крайне осторожно.

Другое название опции - "CAS# Latency Clocks".

Давно это было, но сказанное об "ожидании CAS" и тогда было верно. Об этом свидетельствуют перечисленные ниже опции: "CAS Width in Read Cycle", "CAS-to-Read Delay", "DRAM CAS Timing Delay", "CAS Output Delay". Столь важная характеристика памяти сохранила свою "важность" и с внедрением памяти типа SDRAM, а опция стала называться "SDRAM CAS# Latency" (или реже "SDRAM CAS Latency Time").

Отметим, что меньшее значение увеличивает производительность системы (установка в 2 такта в сравнении с 3-мя ускоряет систему на 1-2%). Рекомендуется устанавливать меньшее значение для SDRAM с быстродействием 10 нс или лучше.



CAS# Pulse Width


- большим разнообразием значений данная опция, в отличие от "RAS# Pulse Width", не отличается. Ею устанавливается период активности сигнала CAS (в системных тактах). Стандартный набор значений параметра: 1T, 2T.

В большинстве случаев версия BIOS могла предложить раздельную установку параметров как для режима записи, так и для чтения из памяти. Тогда опций могло быть две, например, "Write CAS# Pulse Width" и "Read CAS# Pulse Width". Опция могла быть представлена в интегрированном виде - "EDO CAS Pulse Width R/W", со следующими значениями: "1T/1T", "1T/2T", "2T/2T".

Вот еще пара примеров наименований опции, мало чем отличающихся друг от друга: "FPM DRAM Write Pulse Width", "FPM CAS# Pulse Width", "CAS# Write Pulse Width", "DRAM Write CAS Width".

Те же самые опции могут неожиданно предложить более солидный ряд значений: 2T, 3T, 4T, 5T. Вот еще один пример подобной реализации - "FPM/EDO Read Pulse Width": "1T/2T", "2T/1T", "3T/2T", "4T/3T".

Ну и напоследок еще одна опция, "Post Write CAS Active", с помощью которой устанавливалось время активности CAS- сигнала для циклов записи в память со стороны "мастер"-устройства на PCI-шине.



CAS-to-RAS Refresh Delay


- действие этой опции возможно при включенном состоянии предыдущей (или аналогичной), так как в данном случае устанавливается время задержки между стробирующими сигналами (в тактах системной шины). Естественно, что установка меньшего значения приводит к снижению времени, затрачиваемого на регенерацию. Большее же значение повышает надежность, т.е. достоверность данных, находящихся в памяти. Оптимальный вариант для данной системы выбирается опытным путем. Может принимать значения: "1T", "2T" (по умолчанию).



CD Hole


- столь необычная опция "AMI BIOS" предназначена для управления адресной областью в диапазоне DC000h - DFFFFh. Если установлено значение "Disabled", то любое обращение, запрос к данному пространству направляется основному SCSI-контроллеру (хотя это может быть и сетевое устройство). Если же выбрано "Enabled", доступ к этому региону памяти контролируется одним из PAM (Programmable Attribute Map) регистров, т.е. стандартным способом.

Стоит остановиться на этой теме подробнее.

В состав "северного" (host-to-pci bridge) моста чипсета, среди множества других, входят и семь программируемых pam-регистров. Через установку различных аттрибутов они позволяют управлять тринадцатью адресными сегментами различного размера в диапазоне от 640 КБ до 1 МБ адресного пространства. С другой стороны, кэширование этими областями осуществляется через mtrr-регистры центрального процессора (о них будет сказано ниже).

Каждый PAM-регистр (см. таблицу) контролирует два региона, обычно по 16 КБ каждый. Каждый из регионов "обслуживается" четырьмя битами, два из которых зарезервированы, а два остальных - это "Read Enable" и "Write Enable". В зависимости от состояния этих бит ("0" или "1") осуществляется либо доступ к основной памяти, либо запросы перенаправляются на PCI-шину. Поэтому, если установлены два "0", доступ к выбранному диапазону памяти невозможен.

В процессе начальной загрузки и выполнения инструкций BIOS при копировании некоторого BIOS в выбранную "затеняемую" область в соответствующем регистре по соответствующему аттрибуту "Write Enable" устанавливается "1". После окончания всех процедур, связанных с затенением, для данного диапазона (регистра) устанавливается режим "только для чтения" (read only), что соответствует аттрибутам "Read Enable", равным "1", и "Write Enable", равным "0". При этом все циклы записи в данную область перенаправляются непосредственно шине расширения.


Понятно, что если речь идет о выделенной RAM-памяти, то оба аттрибута будут равными "1".

PAM-регистр

 Сегмент памяти

 Назначение
PAM0[3:0]

 Зарезервировано

 - - - - - - - - - -
PAM0[7:4]

 0F0000h - 0FFFFFh

 BIOS Area
PAM1[3:0]

 0C0000h - 0C3FFFh

 ISA Add-on BIOS*
PAM1[7:4]

 0C4000h - 0C7FFFh

 ISA Add-on BIOS*
PAM2[3:0]

 0C8000h - 0CBFFFh

 ISA Add-on BIOS*
PAM2[7:4]

 0CC000h - 0CFFFFh

 ISA Add-on BIOS*
PAM3[3:0]

 0D0000h - 0D3FFFh

 ISA Add-on BIOS
PAM3[7:4]

 0D4000h - 0D7FFFh

 ISA Add-on BIOS
PAM4[3:0]

 0D8000h - 0DBFFFh

 ISA Add-on BIOS
PAM4[7:4]

 0DC000h - 0DFFFFh

 ISA Add-on BIOS
PAM5[3:0]

 0E0000h - 0E3FFFh

 BIOS Extension
PAM5[7:4]

 0E4000h - 0E7FFFh

 BIOS Extension
PAM6[3:0]

 0E8000h - 0EBFFFh

 BIOS Extension
PAM6[7:4]

 0EC000h - 0EFFFFh

 BIOS Extension
Примечание.

* - Сегмент C0000h - CFFFFh может быть использован SMM-пространством, если используется SMRAM-регистр (об SMM см. ниже).


Change Language Setting".


Memory Test Tick Sound

опция, позволяющая сопровождать тест памяти периодическими звуковыми сигналами. Рекомендуется устанавливать в "Enabled" для озвучивания пpоцесса загpузки, косвенной оценки объема инсталлированной памяти и дополнительного подтверждения, в частности, правильности установок "CPU clock speed/Turbo switch". Последнее может удивить пользователя! А дело в том, что по высоте тона (будем считать, что каждый наделен музыкальным слухом) можно, опять-таки несколько субъективно, оценить быстродействие загружаемой системы. На это как раз и влияют определенные опции "BIOS Setup", о них будет сказано ниже, а также положение переключателя <TURBO>.

Numeric Processor Test

- (тест цифрового пpоцессоpа). Речь в данной опции идет о проверке математического сопроцессора (FPU - Floating Point Unit). Хотя эта опция и устарела, но тем не менее парк стареньких ПК еще не исчез бесследно. Устанавливается в "Disabled", если сопроцессор отсутствует (386SX, 386DX, 486SX, 486SLC, 486DLC, более низкие модели). Пpи отключении этого теста сопpоцессоp, если он даже и пpисутствует в системе, не pаспознается и считается отсутствующим.



Chipset I/O Wait States


- опция для установки n тактов ожидания в процессе взаимоотношений чипсета с устройствами ввода/вывода. Увеличение значения повышает надежность совместной работы устройств, но несколько снижает быстродействие. Вот один из вариантов ряда значений: "2 WS" (2T), "4 WS", "5 WS", "6 WS".



Chipset Special Features


- (специальные возможности чипсета). Данный параметр разрешает/запрещает все новые функции, появившиеся в 430-х наборах Intel (HX, VX или TX) по сравнению с FX. Если установлено "Disabled", чипсет функционирует как 82430FX. Может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Какие же положительные преимущества могли быть утеряны при запрещении опции? Перечислим основные.

Чипсет i82430FX (январь 95г.) поддерживал спецификацию PCI 2.0. Все последующие (HX, VX - февраль 96, TX - февраль 97) были оптимизированы под спецификацию PCI 2.1, которая стала поддерживать параллельное выполнение операций на PCI-шине. Об остальных нюансах спецификации PCI 2.1 см.ниже.

Если "южные" мосты чипсетов FX, HX и VX

поддерживали работу IDE-устройств в режиме "bus-master", то PIIX4 (PCI ISA IDE Xcelerator) чипсета 82430TX уже поддерживал новый интерфейс UDMA/33.

В чипсете 82430FX, в отличие от последующих, не была еще реализована поддержка USB-шины.

Чипсеты VX и TX, кроме FPM- и EDO-памяти, стали поддерживать SDRAM-память.

И, наконец, для чипсета 82430HX могла быть снята мультипроцессорная поддержка и поддержка контроля по четности и коррекции ошибок (ECC).



COM1/2 MIDI


опция переключения портов COM1 или COM2 в режим совместимости с MIDI-интерфейсом. Осуществляется это через "Enabled", естественно при подключении MIDI-устройства к одному из COM-портов.

Функция может называться "Serial Port 1/2 MIDI".

 - COMn MIDI Для переключения портов

COM1 или COM2 в режим совместимости с

MIDI (Musical Instrument Digital Interface - цифровой интерфейс музыкальных инструментов). В этом режиме частота тактирования приемопередатчика порта повышается, чтобы при настройке на стандартную скорость 28800 бит/с (делитель частоты 4) порт фактически работал на стандартной для MIDI скорости 31250 бит/с. Однако это не делает последовательный порт программно совместимым с MIDI-портом звуковых карт - кроме адаптера, понадобится еще и программная поддержка обычного COM-порта.

MIDI (Musical Instrument Digital Interface - "цифровой интерфейс музыкальных инструментов) - стандарт, предложенный в 1983 г. фирмой "Roland" и тогда же утвержденный. Стандарт определялся как интерфейс обмена цифровой информацией между различными музыкальными устройствами, его поддерживающими. Стандарт MIDI был установлен благодаря усилиям производителей электронных музыкальных инструментов (ЭМИ), и жестко определял протокол передачи информации между ЭМИ, а также различными дополнительными устройствами - секвенсорами, семплерами и т.д. Передача данных в интерфейсе осуществляется аналогично тому, как это происходит в последовательном интерфейсе ПК - т.е. порциально, в виде отдельных коротких сообщений. Электрически интерфейс MIDI представляет собой соединение типа "токовая петля".

При переключении портов COM1 или COM2 в режим совместимости с MIDI-интерфейсом частота тактирования приемопередатчика порта повышается, чтобы при настройке на стандартную скорость 28800 бит/с (делитель частоты 4) порт фактически работал на стандартной для MIDI скорости 31250 бит/с. Однако это не делает последовательный порт программно совместимым с MIDI-портом звуковых карт; понадобится еще и программная поддержка обычного COM-порта.



Command per Cycle


- (команда за такт). Параметр разрешает или запрещает выполнение команд за один такт. Включение опции заметно повышает производительность системы, поэтому рекомендуемое значение - "Enabled".



Concurrent Refresh


- (паpаллельная, или конкурирующая pегенеpация). При активизации этой опции как аппаратные средства регенерации, так и центральный процессор получают одновpеменный доступ к памяти. При этом процессору не нужно будет ожидать, пока произойдет регенерация. При установке опции в "Disabled" пpоцессоp должен будет ждать, пока схема pегенеpации не закончит pаботу. Естественно, что включение опции повышает производительность системы.



Configuration Mode


опция "AMI BIOS", использующая технологию "Plug&Play" при общем конфигурировании ресурсов системы. Может принимать значения:

"Use BIOS Setup" - основное конфигурирование ресурсов осуществляется за счет возможностей "P&P BIOS". В данном случае речь идет прежде всего, как увидим далее, о "non-Plug and Play ISA add-in card". При этом операционная система берет на себя лишь часть P&P-функций,

"Use PnP OS" - естественно, что для включения этой опции должна быть установлена ОС с поддержкой "Plug&Play" ("Windows 9x" и выше). При этом на BIOS возлагаются задачи предварительного устранения возможных конфликтов между не-"P&P"- и "P&P"-картами.

Опция "Phoenix BIOS" "



Configuration Mode", но она


значение "Use ICU" означает, что BIOS будет располагать информацией, предоставленной "P&P" программным обеспечением (например, "Configuration Manager" или "ISA Configuration Utility"),

значение "Use Setup Utility" предполагает настройку ресурсов вручную в "BIOS Setup" без применения каких-либо утилит.



CPU ADS# Delay 1T or Not


- опция установки задержки для сигнала ADS#. Несколько предваряющих слов. ADS# (Address Status) - строб адреса, вводимый инициатором обмена как индикатор действительности адреса. Сигнал действует на системной шине и может быть выходным как стороны процессора, так и со стороны чипсета.

Как правило, передача адреса и адресного строба не происходят одновременно. Хотя представленная опция указывает и на возможность отсутствия задержки. Фактически данная опция позволяет устанавливать время, в течение которого процессор (или чипсет, контроллер памяти) будет ждать от чипсета (процессора) сигнал статуса адреса данных, который определяет скорость отложенной записи на системной шине. Значение, устанавливаемое по умолчанию, менять нет необходимости. Однако при установке более скоростного процессора скорость можно и увеличить.

Вынесенная в заголовок опция имеет два значения: "1T", "No Delay".

А вот опция "



CPU BIST Enable


- в некоторых чипсетах, начиная с 430-й серии, нашли применение специализированные BIST-регистры. Большой нагрузки они не несли. Если система (чипсет + процессор) поддерживает функцию встроенного самотестирования (Built-In Self Test), то BIST-регистр хранит в своих разрядах команды "Start BIST" или "Completion Code". Если "система" не поддерживает BIST-функции, то установка опции в "Enabled" не даст эффекта, а в соответствующих разрядах регистра будут установлены "0".

Встроенный и, что немаловажно, полноценный механизм самотестирования BIST был реализован в процессорах Pentium III. Он обеспечивал постоянный контроль над зависаниями и сбоями в микрокоде, больших программируемых логических матрицах, а также обеспечивал тестирование кэша команд (инструкций) и кэша данных, буферов TLB (Translation Lookaside Buffer - буфера страничной переадресации) и сегментов памяти ROM. В течение 10-30 мсек (время связано с внутренней частотой ядра процессора) внутренним тестированием охватывается около двух третей всех внутренних блоков процессора. Лишь только после завершения теста процессор переходит в рабочий режим, результаты же теста фиксируются в регистре EAX.



CPU Burst Write


опция включения/отключения режима пакетной записи в основную память. В обычном режиме на каждое записываемое слово выдается отдельный адрес, в блочном на весь пакет выдается один адрес. Естественно, что такой режим передачи информации более производителен.

Опция может называться "Burst Write Combining" или "Write Combining".



CPU Burst Write Assembly"


Из приведенного множества "похожих" опций несколько последних отчетливо говорят нам о пакетном режиме передачи данных на шине PCI, а это расширяет возможности пакетирования информации, в частности, при обмене данными между памятью и устройствами на шине PCI.

И еще одна опция. "PCI Burst Interrupting". А значения ее "Allowed" и "Not Allowed". Столь необычные значения ("разрешить"-"не разрешить") по сути аналогичны блокировке режима пакетирования или его включению.

И напоследок еще одна и совсем необычная опция - "Max. Burstable Range". Этой опцией устанавливается размер непрерывной памяти, адресуемой как единый пакет из PCI-шины, сопровождаемый при этом тем же сигналом FRAME# (pin A34). Параметр имеет два значения: "0.5Kb" и "1Kb".



CPU Critical Temperature


- возможные варианты: "Disabled", "45C", "50C", "55C", "60C", "65C", "70C", "75C".



CPU Dynamic-Fast-Cycle


- опция, позволяющая ускорить доступ к ISA-шине. Когда центральный процессор инициирует новый шинный цикл, PCI-шина вынуждена исследовать "адресность" команд на предмет принадлежности информации одному из своих устройств. Если такая принадлежность не определена, инициируется ISA-шинный цикл. Когда опция включена ("Enabled"), доступ к шине ISA ускоряется за счет уменьшения задержек между выдачей процессором оригинальной команды и началом ISA-цикла. Процедурное "упрощение" осуществляется при этом на уровне "северного" моста чипсета. См. также выше опцию "Fast Decode Enable".



CPU fan on temp high


- согласно этой опции вентилятор процессора включится, когда его температура достигнет установленного опцией предельного значения.



CPU Fast String


- (быстрые операции со строками). Разрешение этого параметра ("Enabled") позволяет использовать некоторые специфические особенности архитектуры семейства процессоров Pentium Pro (Pentium II, Deschutes и т.п.), в частности, возможность кэширования операций со строками. Надо только понимать, что и в самой пользовательской программе должны быть выполнены условия для включения этого механизма. Эти условия указаны в документации на любой процессор данного семейства. Параметр рекомендуется оставлять в состоянии "Разрешено".



CPU Frequency Control".


Но вполне реальна и ситуация, когда для возможных пользовательских действий через BIOS предварительно необходимо переставить соответствующую перемычку на системной плате в положение типа "Configure".



CPU Host Clock Select


опция установки тактовой частоты системной шины. Если взять один из достаточно современных вариантов материнских плат, то можно выделить такой ряд значений (в МГц): 66, 75, 83, 100, 103, 112, 124, 133. В общем случае вариаций установки частоты может быть достаточно много. Особенно в этом плане выделяются материнские платы, буквально созданные для разгона (например, фирмы "ASUS"). И тогда без проблем можно "добраться" и до 166 МГц.

Опция может называться "CPU Bus Frequency" и предлагать такую подборку: "Auto", "66.8MHz", "68.5MHz", "75MHz", "83.3MHz", "100MHz", "103MHz", "112MHz". Значение "Auto" устанавливается по умолчанию и оно является рекомендованным.

Может быть предложен более "изощренный" вариант опции, связанный с тем, что модули памяти работают на частоте системной шины. Тогда опция может называться "



CPU Level 2 Cache ECC Check


опция включения/отключения коррекции ошибок кэша второго уровня у процессоров архитектуры Pentium II и выше, которые поддерживают эту опцию. К примеру, процессоры Pentium II поддерживает коррекцию ошибок, начиная с частоты в 333 МГц. ECC-коррекция несомненно повышает надежность системы, но при этом ее работа, как правило, несколько замедляется. В некоторых процессорах допущены ошибки, и включение этого режима может привести к нестабильной работе системы. К тому же фактор надежности играет значительную роль только в сетевых средах. Естественно, что при отсутствии кэш-памяти второго уровня или ее блокировке данная опция будет также недоступна. Может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Чуть другие названия этой же опции: "CPU Level 2 ECC checking", "CPU L2 Cache ECC Checking" и "L2 Cache ECC Support".

"AMI BIOS" предлагает несколько иное наименование опции, но речь идет о том же кэше второго уровня - "



CPU Line Read Multiple


- в данной опции речь идет о чтении процессором т.н. "full cache"-линии. Когда "cache"-линия заполнена данными, то их объем составляет 32 байта (восемь двойных слов). Поскольку линия "полная", система точно знает, как долго данные на линии будут считываться. Поэтому системе не требуется сигнал об окончании передачи данных, и система не будет находиться в ожидании такого сигнала, будучи свободной для решения других задач. Когда опция включена ("Enabled"), процессор сможет считывать данные одновременно с нескольких "full cache"-линий. По умолчанию - "Disabled".

Опция может называться "CPU Multiple Reads".

Перечисленные ниже функции не содержат свойств множественности, но их размещение в данном месте более чем оправдано. Вот их наименования: "



CPU MicroCode Updation".


Опция может называться "Pentium II Microcode" или "



CPU Operating Speed" через


Непосредственно к рассматриваемой теме примыкают вопросы т.н. "разгона" процессоров. Эта проблема уже достаточна освещена в литературе, нет смысла на ней останавливаться. Со стороны же установок BIOS очень удобно, когда пользовательские действия адекватно воспринимаются и оцениваются. В этом плане меню "



CPU Priority


после вышеизложенного содержание этой опции может быть уже и не покажется странным. Пользователь должен установить, по сути, ранг центрального процессора в иерархии всех возможных "master"-устройств в системе. Если для остальных устройств, допустим, может выдерживаться "режим ротации", то для CPU его место всегда окажется фиксированным. Это место можно выбрать из ряда: "Always Last", "CPU 2nd", "CPU 3rd", "CPU 4th".

Опция с тем же названием была встречена и с обычными "Disabled" и "Enabled". Можно предположить, что "Disabled" запрещает ротацию приоритета для CPU, а "Enabled" ее разрешает.

Ну и наконец, опция "PCI Masters' Priority" предлагает на выбор: "Rotating" и "Fixed".

Теперь о "Phoenix BIOS"!

Опция "PCI#2 Access #1 Retry" через "Enabled" разрешала ротацию приоритета для "master"-устройств на PCI-шине.

Другая же опция, "Arbiter Priority on HB1", имела два значения: "CPU" и "Slot 6 to Slot 9". "HB" означает "Host Bridge", выбор "CPU" определял процессору наивысший приоритет, а последние значения устанавливали для выбранного PCI-слота наивысший приоритет. Столь необычные номера слотов - это системные номера слотов с точки зрения "Phoenix BIOS".

Bus Mastering

эта опция предназначалась еще не так давно для разрешения или запрещения работы устройств в режиме "Bus-Master" на шине ISA. Параметр может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

CPU Mstr DEVSEL# Time-out

- когда процессор в качестве "master"-устройства инициирует управляющий цикл, используя адрес (целевое устройство), не сопоставленный с PCI/VESA- или ISA-пространством, система в течение определенного времени будет контролировать выдачу специального сигнала подключенности устройства (DEVSEL - Device Select), свидетельствующего об инициировании цикла. Рассматриваемая опция определяет, как долго система будет ожидать данный сигнал (в тактах шины PCI). Может принимать значения: "3 PCICLK", "4 PCICLK", "5 PCICLK" и "6 PCICLK" (по умолчанию).


Чем меньше установленное значение, тем выше производительность системы. Но к уменьшению устанавливаемого параметра необходимо подходить осторожно - из-за возможности появления сбоев в системе.

CPU Mstr Fast Interface

- опция включения/отключения скоростного "back-to-back" интерфейса при участии центрального процессора в роли "master"-устройства. "Enabled" устанавливается по умолчанию.

CPU Mstr Post-WR Buffer

- содержание этой опции заключено, казалось бы, во включении буфера отложенной записи. Правильно. Только включение это достигается путем указания количества таких буферов, присутствует и возможность отказа от буферирования. Поэтому имеем такой ряд значений: "NA", "1", "2", "4" (по умолчанию).

CPU Mstr Post-WR Burst Mode

- данная опция позволяет включить высокоскоростной пакетный режим для информации, находящейся в буфере (буферах) отложенной записи. Стоит напомнить, что при пакетной передаче информации для блока данных указывается один адрес. При отказе от пакетирования (т.е. при стандартных операциях чтения/записи) каждому слову данных предшествует адресная информация.

Enable Master

- установка в "Enabled" позволяет системе придать выбранному устройству статус "master"-устройства на PCI-шине, а также проверить, способно ли это устройство контролировать шину.

Master Prefetch And Posting

- данная опция допускает одновременное включение режима предвыборки и использование буфера отложенной записи для любого "master"-устройства.

Master Retry Timer

- этой опцией устанавливается, как долго центральный процессор, будучи задатчиком PCI-циклов, сможет сохранить свое лидерство. Возможные параметры измеряются в циклах PCI-шины (PCICLKs). Вот этот ряд: 10 (по умолчанию), 18, 34 или 66 PCICLKs.

PCI Bus Parking

- опция включения/выключения режима "парковки" устройств на PCI-шине. Режим "парковки" - одна из разновидностей режима "Bus- Master". Когда этот режим включен ("Enabled"), "запаркованные" на PCI-шине устройства будут иметь полный контроль над шиной в течение некоторого небольшого промежутка времени. Это повышает производительность данного устройства, однако приостанавливает работу остальных. Данный режим неплохо работает с контроллерами жестких дисков.



PCI Master 0 WS Write

- если опция установлена в "Enabled", в системе устанавливается нулевое время ожидания в циклах записи от "master"-устройств на PCI-шине в системную память и наоборот. Значение "Disabled" устанавливается по умолчанию.

PCI Master Access to ISA

- само название опции "расшифровывает" ее содержание. Включение опции ("Enabled") дает возможность "master"-устройству на PCI-шине взять на себя управление обменом информацией с ISA-шиной.

PCI master accesses shadow RAM

- смысл опции заключается в следующем. Устройство на PCI-шине получает доступ к некоторой области ОЗУ (памяти с произвольным доступом), которая "затеняется" (через другие опции "BIOS Setup"). Чтобы некое "master"-устройство могло получить такой доступ, данной опции явно недостаточно. Такой режим закладывается в процессе создания конкретного приложения, что как раз и находит применение при проектировании специализированных карт расширения.

PCI Master Read Ping-Pong

PCI Master Write Ping-Pong

- несколько ранее под термином "ping-ponging" подразумевалось переключение страниц экранной памяти. Для данных опций значения параметров одинаковы: "Disabled", "Enabled". Но смысл их функционирования пока не совсем ясен!

PCI Master Read Prefetch

- опция, позволяющая (через "Enabled") включать режим предвыборки для "master"-устройств на PCI-шине. Чтобы вспомнить о функционировании режимов предвыборки, имеет смысл заглянуть повторно в раздел "CPU".

PCI Mstr Burst Mode

- данная опция позволяет включить высокоскоростной пакетный режим для информации, находящейся во внутренних буферах отложенной записи PCI-шины, доступ к которой имеет "master"-устройство.

Сюда же добавим и близкую по смыслу опцию "PCI Master Burst Read".

PCI Mstr DEVSEL# Time-out

- опция, аналогичная "CPU Mstr DEVSEL# Time-out"(216), только в качестве "master"-устройства выступает PCI-устройство. Ряд значений тот же, только по умолчанию устанавливается "4 PCICLK".



PCI Mstr Fast Interface

- аналогичная опция (CPU Mstr ....(216), только в качестве "master"-устройства выступает устройство на PCI-шине.

PCI Mstr Post-WR Buffer

- опция, абсолютно аналогичная "CPU Mstr Post-WR

Buffer"(217), только в качестве "master"-устройства выступает PCI-устройство.

Preempt PCI Master Option

- когда опция включена ("Enabled"), операции чтения/записи на PCI-шине, даже в том случае, когда шиной владеет "master"- устройство, могут быть прерваны некоторыми системными операциями, например, такими, как регенерация памяти. В противном случае может вестись "незапланированная" параллельная работа различных системных компонент, что может привести к сбоям системы, в лучшем случае - к потере информации.

State Machines

- чипсет может иметь четыре состояния, точнее даже сказать, путем управления состоянием своих регистров чипсет может иметь четыре режима управления специфическими CPU- и/или PCI-операциями. Каждая из таких операций, а фактически - режим работы, представляет собой высокооптимизированный процесс, включающий в себя работу "master"-устройства и управляемой им шины. Четыре состояния системы следующие:

"CC" ("CPU master to CPU bus"),

"CP" ("CPU master to PCI bus"),

"PP" ("PCI master to PCI bus"),

"PC" ("PCI master to CPU bus").

Каждый вид операции имеет следующие установки, задействованные с помощью других функций "BIOS Setup":

"Address 0 WS" - устанавливается время задержки системы для успешного декодирования выставленного процессором/устройством адреса. "Enabled" - нет задержки;

"Data Write 0 WS" - аналогично для записи данных по целевому адресу. "Enabled" - нет задержки;

"Data Read 0 WS" - аналогично для чтения данных из целевого адреса. "Enabled" - нет задержки.

Stop CPU at PCI Master

- когда опция включена ("Enabled"), работа центрального процессора может быть приостановлена в момент инициирования PCI- устройством захвата шины. Установка в "Disabled" (по умолчанию) не позволяет прерывать работу CPU как задатчика шины. Для прерывания тогда может потребоваться использование дополнительных функций "BIOS Setup".



5.2. Все о PCI-шине

PCI (Peripheral Component Interconnect) - 32- разрядная шина, поддерживающая до десяти внешних устройств, предусматривает передачу данных с тактовой частотой 33 МГц и обеспечивает максимальную пропускную способность, равную 132 Мб/с (32 бит x 33 МГц).

Стандарт PCI-шины предусматривает две дополнительные версии:

а) удвоенная тактовая частота (66 МГц);

б) 64-разрядная передача данных.

Впервые стандарт PCI был предложен "Intel" в декабре 1991 г. Первая спецификация была представлена в июне 1992 г. Тогда же спецификация PCI была принята как открытый индустриальный стандарт, а в ее разработке участвовали также "IBM", "Compaq", "DEC" и "NCR". В апреле 1993 г. была предложена версия 2.0. Спецификация шины PCI 2.1 вступила в силу в августе 95 г. В новую спецификацию 2.2 добавлены многочисленные функции управления энергопотреблением, "горячего" подключения периферийных устройств, поддержка 64-разрядности и частоты 66 МГц, т.п.

Спецификация PCI-X была разработана и предложена компаниями "Compaq", "Hewlett-Packard", "IBM". Пропускная способность интерфейса увеличивается до 1066 МБ/с. Стандарт обеспечивает частичную обратную совместимость новой шины с обычными адаптерами PCI, а также новых адаптеров с предыдущими реализациями шины. Версия стандарта PCI-X 1.0 была одобрена осенью 1999 г.

Стандарт PCI предусматривал конфигурирование устройств, подключаемых к системе, программным способом, что соответствовало концепции "Plug-and-Play". Шина PCI не поддерживает стандартных сервисов DMA и IRQ. У шины PCI имеются т.н. Distributed DMA и Scrialized IRQ. Это сервисы шины PCI, назначение которых обеспечить совместимость с режимами работы шины ISA.

Несколько подробнее о PC/PCI и DDMA.

Это аппаратные протоколы для обеспечения совместимости PCI-карт с традиционным способом прямого доступа к памяти (DMA). В стандартной реализации контроллера DMA он не может обслуживать устройства шины PCI, потому что в каждом устройстве уже реализован механизм режима "BusMaster". Протоколы PC/PCI и DDMA разработаны для совмещения контроллера DMA с PCI-устройствами; в первую очередь это сделано для разработки звуковых PCI-карт, совместимых с "Sound Blaster" и "Windows Sound System".



Протокол PC/ PCI основан на выборочном переназначении на шину PCI сигналов запроса/выдачи данных, выведенных от каналов контроллера DMA на шину ISA, что позволяет PCI-устройству обмениваться с памятью под управлением основного контроллера DMA.

Протокол DDMA (Distributed DMA - распределенный DMA) основан на выборочной передаче обращений к регистрам каналов контроллера DMA на шину PCI, где эти регистры эмулируются PCI-устройствами с поддержкой DDMA. Сам обмен с памятью в этом случае выполняется в режиме "BusMaster", стандартном для PCI-устройств. Тема же стандартного DMA рассмотрена далее в отдельном подразделе.

Если речь идет о распространенных чипсетах, то протоколы PC/PCI и DDMA были реализованы еще в Intel 430TX, ALI Aladdin IV+, Aladdin V.

Возможностей PCI-шины с лихвой хватает для решения самых сложных задач, за исключением потребностей современных графических, презентационных и особенно игровых программ, зачастую требующих пропускную способность, превышающую возможности PCI-шины. Эти проблемы позволяет решать ускоренный графический интерфейс (AGP).

PCI 2.1 Support

(поддержка спецификации шины PCI 2.1). При разрешении этого параметра поддерживаются возможности спецификации 2.1 шины PCI. Спецификация 2.1 имеет два основных отличия от спецификации 2.0: максимальная тактовая частота шины увеличена до 66 МГц и вводится механизм моста PCI-PCI, позволяющий снять ограничение спецификации 2.0, согласно которой допускается установка не более 4-х устройств на шине. Запрещение этого параметра имеет смысл только при возникновении проблем после установки дополнительной PCI-платы (как правило, проблемы могут возникнуть только с достаточно старыми PCI-устройствами). Параметр может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Опция может называться "PCI 2.1 Compliance".

PCI Clock Frequency

- опция для установки частоты шины PCI. В приведенном виде такая опция была внедрена на первых "пентиумных" машинах, а затем перенесена на 486-е системы с процессорами AMD и PCI-шиной. Частота шины через множитель "привязывалась" к частоте центрального процессора и имела следующий ряд значений: "CPUCLK/1.5" (по умолчанию), "CPUCLK/2", "CPUCLK/3" и фиксированные "14 Mhz".



Значительно более современный вариант - это опция "PCI/AGP Clock". Это означает, что данной опцией устанавливаются частоты для двух шин, хотя еще не так давно каких-либо вариаций по поводу изменения частоты PCI-шины и AGP-интерфейса не наблюдалось. Речь идет, конечно, о современных системах. Приведенный вариант опции в большей степени предназначен для разгона устройств на PCI-шине, хотя и опасного. Значения опции, т.е. частоты шин, напрямую связаны с установками частоты системной шины в опции "CPU Host Clock"(125). Если последняя превышает или равна 100 МГц, то для PCI и AGP устанавливаются значения, соответственно равные "CPU Host Clock"/3 и /1.5. Для более низкой частоты шины процессора деление производится на 2 и 1. Поэтому, если системная частота равна 66 МГц, то для PCI и AGP получаем стандартное соотношение 33/66 МГц. Тот же, т.е. стандартный, вариант имеет место при частоте в 100 МГц. Все остальные значения частоты системной шины ведут к разгону обоих интерфейсов.

PCI Dynamic Decoding

- установка в "Enabled" позволяет системе запоминать PCI-команду, которая только что была запрошена. Если последующие команды совпадают с некоторой адресной областью, циклы записи будут автоматически интерпретироваться как PCI-команды.

PCI Latency Timer (PCI Clocks)

- (таймер времени ожидания для шины PCI). Значение этой опции указывает, в течение какого времени (в тактах PCI-шины) поддерживающая режим "Busmaster" PCI-карта может сохранять контроль над PCI-шиной, если к шине обращается другая PCI-карта. Фактически это и есть таймер, ограничивающий время занятия PCI-шины устройством-задатчиком шины. По истечении заданного времени арбитр шины принудительно отбирает шину у задатчика, передавая ее другому устройству. Допустимый диапазон изменения этого параметра - от 16 до 128 с шагом, кратным 8. Правда, в некоторых случаях добавляется еще значение "Auto Configured" (по умолчанию), что значительно облегчает сомнения и мучения пользователя.



Значение параметра необходимо изменять осторожно, так как оно зависит от конкретной реализации материнской платы, и только в случае, если в системе установлены по меньшей мере две PCI-карты, поддерживающие режим "Busmaster", например, SCSI- и сетевая карты. Графические карты не поддерживают режим "Busmaster". Чем меньше устанавливаемое значение, тем быстрее другая PCI-карта, требующая доступа, получит доступ к шине. Если требуется выделить для работы, например, SCSI-карты больше времени, то можно увеличить значение для PCI-слота, в котором она находится. Значение для сетевой карты, например, соответственно необходимо уменьшить или вообще установить равным 0, хотя в некоторых случаях установка 0 не рекомендуется. В общем случае, какое значение параметра пригодно и оптимально для данной системы, зависит от применяемых PCI-карт и проверяется с помощью тестовых программ. Необходимо также учитывать, в какой степени "карты-конкуренты" чувствительны к возможным задержкам.

Опция также может носить названия: "PCI Bus Time-out", "PCI Master Latency", "Latency Timer", "PCI Clocks", "PCI Initial Latency Timer". Для последней опции ряд возможных значений имел вид: "Disabled", "16 Clocks", "24 Clocks", "32 Clocks". Еще одна старенькая опция, "PCI Bus Release Timer", имела такой набор значений: "4 CLKs", "8 CLKs", "16 CLKs", "32 CLKs".

И еще одно очень важное замечание. В свое время эта опция (и ей подобные) вводились с учетом совместного существования PCI- и ISA-шин. ISA-шина позволяла использовать одно "master"-устройство. Это применялось редко как раньше, так и теперь. Зато PCI-шина дала возможность одновременного использования нескольких "master"-устройств. Учитывая различия в скорости шин, а тем более в их пропускной способности, необходимо было решить проблему совместной работы "master"-устройств на PCI-шине и стандартных устройств на более медленной ISA-шине. Особенно это касалось распространенных в то время звуковых и сетевых карт для ISA-шины, обладавших незначительным объемом буферной памяти, т.е. чувствительных к любым задержкам при передаче данных. "AMI BIOS" позволял выбрать значение параметра в диапазоне от 0 до 255 с единичным шагом. Значение "66" устанавливалось по умолчанию, хотя меньшее значение владения шиной PCI-устройством оказывалось более предпочтительным. Более свежие версии "AMI BIOS" стали менее демократичны: 32, 64, 96, 128, 160, 192, 224, 248 и "Disabled". К тому же "мелькнуло" еще одно название опции - "Master Latency Timer (Clks)", а по умолчанию стало устанавливаться значение "64".

Правда, это еще не весь возможный перечень. Функции "


CPU Ratio


- может принимать значения: 2, 2.5, 3, 3.5, 4, 4.5, 5, 5.5, 6, 6.5, 7, 7.5. Приведен практически весь возможный ряд коэффициентов умножения, который, как и сама опция, впрочем может отсутствовать вовсе, если коэффициент является фиксированным. Это довольно обычная ситуация, если речь идет об "интеловских" комплектующих. "Благоприятная" ситуация позволяет настраивать параметры работы CPU через BIOS, включая естественно нашумевший разгон процессоров.

Опция может называться "CPU Freq Ratio", а ряд значений может иметь несколько непривычный вид: "1:2", "1:3", "1:4", "1:5", "1:6", "1:7", "1:8", "2:5", "2:7", "2:9", "2:11", "2:13", "2:15".



CPU Read Multiple Prefetch


- опция включения/отключения режима множественной предвыборки. Смысл процесса предвыборки (prefetch) заключается в том, что процессор, выбирая нужную инструкцию (например, из PCI-шины или памяти), одновременно начинает читать следующую, тем самым инициируя следующий процесс. Этому "способствует" то, что чипсет может иметь четыре линии чтения. Множественная же предвыборка позволяет выполнять одновременно несколько операций выборки инструкций, что существенно повышает быстродействие системы.

Опция может называться и "CPU Multiple Read Prefetch".

Если же речь не идет о "множественных" операциях, то опция может называться "CPU Line Read Prefetch", "CPU Read Prefetch".



CPU Sleep Pin Enable


- включение опции ("Enabled") позволит задействовать контакт "Sleep" разъема центрального процессора. Это даст возможность при определенных выключениях системы сохранять состояние процессора и памяти.



CPU Speed


- поскольку внутренняя частота процессора является результатом перемножения двух других параметров, то данная опция носит информационный характер. Результирующая частота процессора может быть представлена, например, в таком виде: 133 MHz (66 x 2).

Опция может называться "CPU Frequency (MHz)".

Во многих случаях данная опция выносится наверх окна соответствующего меню (подменю) "BIOS Setup", хотя ее значение является результатом вычисления. Но в некоторых случаях пользователь может иметь доступ к параметрам данной опции. Опция "CPU Speed" может предложить значение "Manual", тогда активируются поля "CPU Ratio" и "CPU Host Clock" для индивидуальных установок. Но это конкретная реализация не только версии BIOS, но и системной платы, наверняка содержащей специальную перемычку для возможности ручных настроек.

В продолжение и дополнение вышесказанного необходимо выделить опцию "CPU Freq Select" со значениями "Hardware" и "Software", определяющими метод установки внутренней частоты процессора. Первое значение определяет использование соответствующих перемычек на системной плате, второе же предполагает применение настроек через "BIOS Setup".

Но также реальна ситуация с непосредственным выбором частоты процессора без каких-либо предварительных установок. Так опция "Processor Speed" предложила ряд значений ("233", "266", "300" и т.д.), а пользователь должен понимать, что имея фиксированные 66 МГц, он косвенно устанавливает множитель: 3.5, 4, 4.5 и т.д.

В дополнение к вышеизложенному еще кое-что интересное!

SEL 100/66# Signal

своим рождением этот сигнал ("100/66#") центрального процессора был обязан внедрению в материнские платы 100-мегагерцовой системной шины. Управление сигналом через установки BIOS приводит к тому, что линия, соответствующая этому сигналу, либо свободна ("high" - 100 мГц), либо заземлена ("low" - 66 мГц). Тем самым управление сигналом приводит к выбору частоты системной шины.

Позднее этот сигнал был переименован в "BSEL0#", а в паре с "BSEL1#" он стал принимать участие и в установке частоты шины в 133 мГц.

Turbo Mode (75 MHz)

- специальная опция "AMI BIOS", предназначавшаяся для работы процессора Pentium II на 75-мегагерцовой системной шине. При установке опции в "Disabled" устанавливалась стандартная частота шины - 66 МГц. Включение же опции допускалось при использовании высококачественных плат расширения, модулей памяти, что требовалось спецификацией "Intel" в отношении нестандартной частоты. В противном случае система может работать нестабильно.

Дополнительная информация о функциях чипсета и CPU содержится в опциях главы "PCI - Арбитраж, Bus-Master".

4. Memory



CPU-to-AGP 1WS Burst Write


CPU-to-AGP Dynamic Bursting

CPU-to-AGP Post Writes

- опции, абсолютно идентичные соответствующим опциям по работе с PCI-шиной, но предназначенные для оптимизации AGP- интерфейса (см. подробно выше). Кратко напомним, что в данных опциях речь идет о вставке дополнительного такта ожидания в пакетные циклы записи, о предварительной буферизации циклов записи в буфере отложенной записи, т.п. Естественно, что и значения этих опций такие же: "Enabled" и "Disabled".



CPU-to-DRAM 8 QW FIFO


- в опции речь идет об использовании буфера объемом в 32 байта. Остальное по аналогии см. выше.



CPU-to-DRAM Buffer Timing


- выше в опции "PCI-to-DRAM Buffer Timing" мы вкратце затронули временные характеристики обмена с памятью. Естественно, что такой обмен с памятью у центрального процессора происходит быстрее, пусть даже и с предварительной буферизацией. Поэтому и время, затрачиваемое на запись одного слова, на несколько системных тактов меньше: "x-2-2-2", "x-1-1-1". Последнее значение предпочтительнее. Подробнее временные характеристики обмена будут рассмотрены ниже.



CPU to DRAM Page Mode


- когда опция установлена в "Disabled", контроллер памяти закрывает страницу памяти после доступа к ней. При этом очищается т.н. page open register. Когда опция включена (по умолчанию), страница памяти остается открытой на случай повторного обращения к ней, т.е. при отсутствии запроса к ней. Такой режим работы памяти более производителен.

Этот же смысл характерен для множества функций с подобными наименованиями: "DRAM Page Mode", "DRAM Paging", "DRAM Paging Mode", "DRAM Page Open Policy", "SDRAM Page Control".

Так же широк и выбор возможных значений параметров. В различных версиях BIOS можно даже найти опции с одинаковыми названиями, но различными значениями параметров. Например, "CPU to DRAM Page Mode" может предоставить для выбора значения "Use Paging" и "No Paging". Возможны и следующие вариации значений параметров:

"Always Open" и

"Closes",

"Page Closes", "Stays Open" и

"Closes If Idle",

"Normal" и

"Disabled".

И еще пара опций: "DRAM Page Closing Policy" со значениями

"Closed", "Open" и

"Page Open Policy" со значениями

"Close Page", "Hold Open".

В некоторых случаях усовершенствованный (enhanced) механизм работы чипсета и контроллера памяти позволяет с помощью дополнительной информации об открытой странице памяти сохранять ее некоторое время открытой даже при отключенной опции: "



CPU-to-DRAM Posting


- опция включения/отключения предварительного буфера с отложенной записью. Когда буферизация включена, центральный процессор может инициировать новый цикл записи в память еще до окончания предыдущего цикла. Не все чипсеты содержали в себе такой специализированный буфер, "похвастаться" наличием такого буфера мог разве что чипсет 440LX. Отсюда и ограниченность применения этой опции.

Опция может называться "DRAM Posted Write" или "DRAM Posted Write Buffer".



CPU-to-PCI 6 DW FIFO


- опция включения/отключения специального буфера, позволяющего устройствам обращаться к PCI-шине и считывать до 6 двойных слов (Double Word). Работа с буфером построена по принципу "первым пришел - первым ушел" (First Input - First Output). Естественно, что буферизация передачи информации повышает быстродействие системы, но в таком виде эта опция встречается уже редко.

CPU-to-PCI Bridge Retry

- когда установлено значение "Enabled", контроллер мостовой схемы сможет, взяв на себя инициативу, повторить инициированные процессором циклы записи в PCI-шину. Но должны быть соблюдены определенные условия. При включенном значении опции функции "Passive Release" и "Delayed Transaction" должны быть также включены. При этом речь идет о т.н. "nonLOCK#" PCI-циклах. Что это такое?

LOCK# (Bus Lock) - это сигнал монополизации управления шиной. При активном состоянии сигнала во время транзакции блокируется доступ к шине других абонентов. Этот сигнал используется для захвата шины задатчиком, что является одним из процедурных моментов режима "bus-master". Этот сигнал является выходным для процессоров, активно используется на PCI-шине для установки, обслуживания и освобождения требуемого ресурса.

Теперь понятно, что "nonLOCK#" PCI-циклы не связаны с захватом шины PCI-устройством. В данном случае задатчиком является центральный процессор. Поэтому возможна ситуация, когда PCI-устройство не получило "своей" информации, и она "залежалась" в упоминавшемся выше буфере отложенной записи.

Опция может называться



CPU to PCI Burst Memory Write


- включение данного режима позволяет компоновать (ассемблировать) последовательные циклы записи процессора в пакетные (burst) PCI-циклы записи. Иногда можно встретить в описаниях термин "интерпретация циклов чтения CPU шиной PCI". Это не совсем корректно, поскольку речь идет о предварительной буферизации данных.

В противном случае ("Disabled") каждый одиночный цикл записи в PCI-шину будет представлять собой связанную FRAME#-последовательность. Сам процесс формирования пакетов происходит во внутренних буферах PCI-шины с отложенной записью, и, что также немаловажно, без участия процессора. Таких буферов может быть четыре (чипсет Orion, например, содержит как раз 4 таких буфера). При включении ("Enabled") данный режим повышает производительность системы, однако возможны и проблемы, если в системе установлены нестандартные PCI-карты (прежде всего VGA) или устаревшие карты, не поддерживающие пакетный обмен данными.

Несколько слов о сути пакетного режима и повышении производительности. В обычном режиме на каждое считываемое или записываемое слово выдается отдельный адрес, в блочном режиме адрес выдается на весь пакет данных, затем без задержек непрерывно выполняется серия циклов чтения/записи, что и делает пакетный режим максимально эффективным.

Опция может носить множество названий: "



CPU-to-PCI FIFO Cleaning


- включение данной опции ("Enabled") позволит принудительно очищать упомянутый выше буфер при нарушениях адресации данных, других сбоях. Устаревшая опция.



CPU-to-PCI IDE Posting


- включение данного режима позволяет оптимизировать циклы записи из CPU в интерфейс PCI IDE путем предварительной буферизации. Параметр рекомендуется устанавливать в состояние "Enabled". Может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Опция может носить название "



CPU to PCI POST/BURST


- данные, переданные от центрального процессора к PCI-шине, могут быть буферизированы (буферы PCI-шины с отложенной записью - "posted") и собраны в пакеты, или нет. Возможны следующие методы:

"POST/CON.BURST" - буферизация и стандартное пакетирование,

"POST/Agg.BURST" - буферизация и активное пакетирование,

"NONE/NONE" - буферизация и пакетирование не установлены,

"POST/NONE" - буферизация установлена, пакетирование нет.



CPU-TO-PCI Prefetch", т.е


Этот же смысл характерен для множества функций с непохожими наименованиями: "VGA Performance Mode", "Turbo VGA (0 WS at A/B)", "VGA Frame Buffer", хотя в некоторых случаях "оперативный" диапазон сужается до первых 64 кБ (A0000-B0000).

Из "карты" памяти первого мегабайта системного ОЗУ, что жестко "привязано" к архитектуре ibm pc-совместимых компьютеров, хорошо известно, что адресная область a0000-c7fff традиционно принадлежит видеопамяти графического адаптера и видео bios системы. Собственно под видео bios (или, как иногда говорят, ПЗУ видеоадаптера) выделяется 32 кБ памяти в области c0000- c7fff. Это 768-й - 799-й килобайты памяти. Эта адресная область, в зависимости от установок "bios setup", может и не использоваться.

Для справки! Frame Buffer (буфер кадра) - область памяти видеосистемы, в которой временно хранятся данные, необходимые для отображения одного кадра (в простейшем случае).

Область в 128 кБ (A0000-BFFFF, или 640-й - 767-й килобайты) отведена под видеопамять графической карты расширения. В "древние" времена этого объема хватило бы на размещение в памяти одного графического кадра, пусть и с разрешением 320х200. По аналогии с 64-мя килобайтами верхней памяти область видеопамяти в 128 кБ стала тем "окошком" (или фрэйм-буфером), через которое стал возможным доступ ко всей адресуемой памяти. В свое время использование фрэйм-буферизации активно использовалось такими играми, как "DOOM".